PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-225455

(43)Date of publication of application: 14.08.1992

(51)Int.CI.

G06F 13/28 G06F 13/00

(21)Application number: 02-407552

(71)Applicant : NEC ENG LTD

(22)Date of filing:

27.12.1990


(72)Inventor: OKADA MASAHIRO

(54) CONTROL SYSTEM FOR SERIAL DATA CONTROLLER

(57)Abstract:

PURPOSE: To shorten the processing time after reception of a frame.

CONSTITUTION: A host processor 1 registers the start address of a reception DMA transfer area stored in a memory 2, the area size, and the length of the header part of a reception frame into an internal buffer 8 and gives a reception start request to a serial data controller 5. The controller 5 transfers the frame to a memory 2 from a receiver 12 with an instruction of an internal processor 7 while receiving the control, of a DMA controller 11. The processor 7 counts the reception bytes and then gives an interruption generating request to an interruption controller 3 when the count value of the reception bytes is equal to the header length registered in the buffer 8. The controller 11 carries on a DMA operation and the processoe 1 recognizes the end of reception of the header part with the first interruption given from the controller 3 and then recognizes the end of reception of a text part with the second interruption respectively. Thus the processor 1 analyzes both header and text parts in each recognition timing.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号



特開平4-225455

(43)公開日 平成4年(1992)8月14日

			•	
(51) Int,Cl.*	識別記号	庁内整理番号	F I	·技術表示箇所
G 0 6 F 13/28	310 H	7052 — 5 B		•
13/00	353 P	7368 - 5 B		

審査請求 未請求 請求項の数1(全 3 頁)


(21)出顧番号	特顧平2-407552	(71)出額人 000232047 日本電気エンジニアリング株式会社	
(22) 出願日	平成2年(1990)12月27日	東京都港区西新橋3丁目20番4号 (72)発明者 岡田 正博 東京都港区西新橋三丁目20番4号日本電気 エンジニアリング株式会社内	
		(74)代理人 弁理士 内原 晉	
	•		

(54) 【発明の名称】 シリアルデータコントローラの制御方式

(57)【要約】

【構成】ホストプロセッサ1は、メモリ2内の受信用D MA転送領域の開始アドレス、領域サイズおよび受信フ レームのヘッダー部の長さを内部パッファ8に登録し、 シリアルデータコントローラ5に受信開始要求を行な う。これを受けたシリアルデータコントローラ5は、内 部プロセッサ?の指示でDMAコントローラ11の制御 を受けつつレシーバ12からメモリ2にフレームを転送 し、内部プロセッサ7は受信パイト数を内部カウンタ9 でカウントする。このカウント値の内部パッファ8の登 録ヘッダー長が等しいとき内部プロセッサ7から割込み コントローラ3に割込みの発生要求を行なう。DMAコ ントローラ11はDMA動作を継続し、ホストプロセッ サ1は、割込みコントローラ3からの1回目の割込みで ヘッダー部の受信完了を認識し、2度目の割込みでテキ スト部の受信完了を認識し、それぞれの認識タイミング でヘッダー部とテキスト部の解析処理を行なう.

【効果】フレーム受信後の処理時間を短縮し、ホストプロセッサのスループットを著しく増大する。



【特許請求の範囲】

【請求項1】 ホストプロセッサ、メモリおよび割込み コントローラとシステムパスで相互接続されホストプロ セッサの制御を受けつつシリアルデータの受信転送を制 御するシリアルデータコントローラを有し、ヘッダー部 とテキスト部からなるシリアルデータのフレームをダイ レクト・メモリ・アクセスにて受信するシステムにおけ るシリアルデータコントローラの制御方式であって、前 記フレームのヘッダ部およびテキスト部の受信完了検出 を割込みコントローラ経由でホストプロセッサに通知す 10 る手段を備えて成ることを特徴とするシリアルデータの コントローラの制御方式。

【発明の詳細な説明】

[0001]

)

【産業上の利用分野】本発明はシリアルデータコントロ ーラの制御方式に関し、特にホストプロセッサ、メモリ および割込みコントローラとシステムパスで接続され、 ホストプロセッサの制卸を受けつつヘッダー部とテキス ト部から成るフレームをダイレクト・メモリ・アクセス (DMA) にて受信するシリアルデータコントローラに 20 おける受信制御を行なうシリアルデータコントローラの 制御方式に関する。

[0002]

【従来の技術】従来、この種のシリアルデータコントロ ーラの制御方式は、図3に示すような制御方式となって いる。すなわち、図3に示す如くヘッダー部およびテキ スト部の両方の受信が完了した後、シリアルデータコン トローラから割込みコントローラに対して1度だけ割込 みの発生を要求する。割込みの発生を認識したホストプ ロセッサは、受信したフレームからヘッダー部およびテ 30 キスト部を抽出し、ヘッダー部の解析処理完了後、テキ . スト部の解析処理を行って応答フレーム15を出力して いた。

[0003]

【発明が解決しようとする課題】上述した従来のシリア ルデータコントローラの制御方式にあっては、ホストプ ロセッサは、フレーム受信が完了するまで何もせず、へ ッダー部とテキスト部の両方の受信が完了した後、受信 フレームからヘッダー部およびテキスト部を抽出し、ヘ ッダー部の解析処理およびテキスト部の受信後処理を行 40 っていたため、ホストプロセッサのスループットが向上 しないという欠点がある。

[0004]

【課題を解決するための手段】本発明のシリアルデータ コントローラの制御方式は、ホストプロセッサ、メモリ および割込みコントローラとシステムパスで相互接続さ れホストプロセッサの制御を受けつつシリアルデータの 受信転送を制御するシリアルデータコントローラを有 し、ヘッダー部とテキスト部からなるシリアルデータの

システムにおけるシリアルデータコントローラの制御方 式であって、前記フレームのヘッダ部およびテキスト部 の受信完了検出を割込みコントローラ経由でホストプロ セッサに通知する手段を備えて構成される。

2

[0005]

【実施例】次に、本発明について図面を参照して説明す

【0006】図1は本発明の一実施例のプロック図であ る。図1の実施例は、システムパス4で相互接続された ホストプロセッサ1と、メモリ2と、割込みコントロー ラ3と、シリアルデータコントローラ5とを備えて成 り、またシリアルデータコントローラ4は、内部パス1 0によって相互接続された内部コントローラ6、DMA コントローラ11およびレシーパ12を有して成る。さ らに、内部コントローラ6には、内部プロセッサ7と内 部パッファ8および内部カウンタ9を有する。

【0007】次に、本実施例の動作について説明する。

【0008】ホストプロセッサ1は、メモリ2内の受信 用DMA転送領域の開始アドレス、領域サイズ、および 受信フレームのヘッダー部の長さを内部コントローラ6 の有する内部パッファ8にそれぞれ登録し、シリアルデ ータコントローラ5に対し受信開始要求を行なう。受信 開始要求をうけたシリアルデータコントローラ5は、受 信フレーム発生により、内部プロセッサ7の指示でDM Aコントローラ11の制御の下にレシーバ12からメモ リ2へフレームを転送する。その際、内部プロセッサ? は、受信パイト数を内部カウンタ9にてカウントする。 内部プロセッサ 7 は、内部カウンタ 9 の値と内部パッフ ァ8に登録されているヘッダー部の長さが等しければ、 割込みコントローラ3に対して割込みの発生を要求す

【0009】また、内部カウンタ9の値と内部パッファ 8 に登録されているヘッダー部の長さの比較の結果に関 わらず、DMAコントローラ11はDMA動作を継続 し、内部コントローラ6は、フレームの受信完了を検出 するとDMAコントローラ11に動作停止を指示し、D MA動作を終了すると同時に、割込みコントローラ3に 対して2度目の割込みの発生を要求する。

【0010】図2は、本実施例の制御動作の説明図であ り、ホストプロセッサ1は、割込みコントローラ3から の1度目の割込みによりヘッダー部13の受信完了を認 織し、ヘッダー部13の解析処理を開始する。また、2 度目の割込みによりテキスト部の受信完了を認識し、テ キスト部14の解析処理を開始する。

[0011]

【発明の効果】以上説明したように本発明は、フレーム のヘッダー部受信完了検出、およびテキスト部の受信完 了検出を、シリアルデータコントローラから割込みコン トローラに対して割込みの発生を要求することにより割 フレームをダイレクト・メモリ・アクセスにで受信する 50 込みを発生させ、割込みの認識後ホストプロセッサがへ

ッダー部の解析処理あるいは、テキスト部の解析処理を 行うことにより、フレーム受信後の処理時間を短縮し、 ホストプロセッサのスループットを著しく向上させるこ とができる効果がある。

【図面の簡単な説明】


- 【図1】本発明の一実施例のブロック図である。
- 【図2】図1の実施例の制御方式の説明図である。
- 【図3】従来のシリアルデータコントローラの制御方式 の説明図である。

【符号の説明】


- 1 ホストプロセッサ
- 2 メモリ
- 3 割込みコントローラ


- 4 システムパス
- 5 シリアルデータコントローラ
- 6 内部コントローラ
- 7 内部プロセッサ
- 8 内部パッファ
- 9 内部カウンタ
- 10 内部パス
- 7 0 11 mp 121
- 11 DMAコントローラ
- 12 レシーバ
- 10 13 ヘッダー部
 - 14 テキスト部
 - 15 応答フレーム

【図1】



[233]





[图2]